McKinsey & Companyによると、半導体企業は歩留まり損失によって数百万ドルの損失を被る可能性があるということです。歩留まり損失とは、機械またはプロセスの出力における欠陥、再加工、またはスクラップによって発生する損失です。
半導体メーカーが品質と生産量を向上させるには、多数の方法があります。しかし、集積回路の製造がいかに複雑でコストがかかるかを考えると、継続的な改善に努めることが不可欠です。
品質管理と歩留まり
数百枚のチップがウェハー上で同時に製造される。おいしいクッキーの話ではありません。通常、ウェハーはシリコン（世界で最も豊富な半導体の1つ）や、その他の半導体材料で、非常に薄いディスク状の形になるよう設計されています。ウェハーは電子集積回路を作成するために使用されます。
ウェハーはロットと呼ばれるグループで一緒に処理されます。製造プロセスが完了すると、すべてのウェハー上の各チップは一連の機能テストにかけられ、合格品または不良品のどちらかであると判定されます。
通常、テスト後の品質管理およびプロセス監視のためのデータ分析では、歩留まり（ロット中の良品チップの数）および良質対機能比（機能するが仕様の限界を満たさないチップの数に対するロット中の良品チップの数の割合）などの全体的なロットレベルの概要指標に焦点を当てます。
これらの指標は重要ですが、欠陥がロットのウェハー内およびウェハー間でランダムに分布していると仮定します。
Minitabは、半導体業界の高まるニーズを理解しています
ウェハーマップがどのように役立つか
ロットレベルの歩留まりを把握し、根本原因を分析することが、歩留まりの改善を促進する鍵となります。 エンジニアはウェハーマップを使用することで、欠陥のあるチップが系統的なパターンやクラスターを示しているかどうかを視覚化できます。
これらの空間パターンには、全体的な概要指標では見逃されてしまう、潜在的な製造上の問題に関する有益な情報が含まれる可能性があります。Mark H. Hansen、Vijayan N. Nair、David J. Friedmanは、『Monitoring Wafer Map Data from Integrated Circuit Fabrication Processes for Spatially Clustered Defects』という記事を共同執筆しました。例えば、ウェハーのエッジの周りにデッドチップのリングが見える場合、これは急速な熱アニーリングのプロセス中に温度分布が不均一になることを示す可能性があります。欠陥のあるチップのチェッカーボードパターンは、しばしば故障したステッパーを示します。機械内の過剰な振動により、ウェハーの連続した領域に含まれるすべてのチップを故障させるのに十分な量の粒子が放出される可能性があります。一般に、欠陥のクラスターは、粒子またはプロセス関連のいずれかに分類することができ、粒子関連クラスターは、個々の機械に割り当て可能であり、プロセス関連クラスターは、仕様要件を満たさない1つ以上のプロセスのステップに起因します。
上記はウェハーマップの一例です。欠陥のリングは、温度分布が不均一であることを示唆している可能性があります。MSSで
一方で、空間内のランダムな欠陥も問題を示唆することがあります。例えば、ランダムな欠陥密度は、クリーンルームの全体的な清浄度とともに上昇および下降する傾向があります。これらは、長期的かつ段階的な改善の継続的改善プログラムを通じて、または機器のオーバーホールを更新し、アップグレードすることによって削減できます。あるいは、空間内のランダムな欠陥は、プロセスに問題があるのではなく、材料に問題があることを示している可能性があります。
ウェハーマップ – 重要な品質ツール
複雑な製造環境における品質管理もまた複雑です。半導体製造は本質的にコストがかかるので、歩留まりを改善できる新たな知見があれば、大幅なコスト削減につながります。ウェハーマップは、問題の根本原因をより迅速に特定するため、品質エンジニアのツールキットの追加ツールです。
無料のMinitab Statistical Softwareのトライアル版をダウンロードしましょう。
