晶圆图提高良率 | Wafer Plots for Better Yields

Alyssa Sarro | 6/19/2025

主题: Graph Builder, Minitab Solution Center

现已在 Minitab 图形生成器中提供

Silicon Wafer Manufacturing

当每个芯片都很重要时,了解缺陷发生的位置和原因对于保护良率至关重要。在半导体制造中,即使是最小的不规律也会造成严重的经济损失。由于数百个芯片在单个晶圆上制造,因此较小的过程偏差可能会导致报废、返工或产量减少,造成数百万美元的损失。 

现代制造设施会产生大量数据,但如果没有空间信息,缺陷模式可能会无法察觉。仅凭汇总统计量观测批次良率等指标时,往往默认缺陷随机分布在晶圆上。实际上,这种假设很少是真实的。缺陷通常遵循诸如环形、簇状、棋盘状或条纹之类的空间模式,这些模式可能会揭示制造过程中更深层次的系统性问题。

晶圆图简介:制造质量的更清晰视图

汇总统计量告诉您发生了什么,但晶圆图可帮助您了解原因。为了帮助工程师发现这些隐藏的模式,Minitab 的图形生成器现在包含一个强大的新可视化工具:晶圆图此工具将芯片级缺陷数据直接映射到晶圆布局上,使工程师能够准确查看缺陷发生的位置。每个芯片通过其物理坐标绘制图,缺陷通过颜色编码来指示严重性或频率。此空间信息将原始数据转换为行动。 

让我们看一个示例。下面的晶圆图显示了五个不同批次的缺陷分布。请注意,批次 5 中晶圆边缘附近是否形成红环? 看似简单的可视化模式实际上是环形缺陷,通常是快速热退火过程中温度分布不均匀的迹象。如果没有这种可视化,您可能只会看到良率下降,却无从得知原因。使用晶圆图,问题自动跃然纸上。

 

Lot 5 Defect Wafer

 

 

从可视化到根本原因

晶圆图诊断功效的另一个令人信服的例子来自批次 1 中看到的可视化,如下所示。乍一看,该图显示缺陷分布不均匀,较淡的区域表示缺陷密度较高。此浓度不是随机的,可能表明过程中存在系统性问题。假设您是一名良率工程师,在常规检验后查看此图。您注意到了这种模式,并意识到它可能会指出局部污染事件:可能是机器边缘附近的灰尘颗粒,也可能是生产步骤中未对准的工具。如果没有图形生成器中晶圆图的简单性,这个问题可能会隐藏在数字中。但是,通过可视化,根本原因变得可见,从而可以在问题蔓延到其他批次之前进行有针对性的调查并采取纠正措施。

Lot 1 Wafer

晶圆图不仅仅是可视化辅助工具。它是一款诊断工具,支持:

  1. 通过揭示汇总统计量中看不见的空间模式,加快根本原因分析。
  2. 通过可视化监控各批次的缺陷趋势来实现统计过程控制。
  3. 通过在模式升级之前识别重复模式,主动改进质量。

在半导体制造中,每个芯片都很重要。有了晶圆图,工程师现在可以更敏锐地检测、诊断和解决缺陷,以免陷入代价高昂的问题。无论您是对单个批次进行故障排除,还是监控整个制造工厂的趋势,此工具都能帮助您从被动过程控制转变为主动过程控制。因为在良率把控中,那些明摆着却易被错过的模式绝不容忽视。

 

立即在 Minitab Solution Center 中试用图形生成器!

下载免费试用版